 9   8 1T   (            { 1                                                                   9   ,Toradex Apalis iMX8QM/QP on Apalis Evaluation Board V1.2          =   2toradex,apalis-imx8-eval-v1.2 toradex,apalis-imx8 fsl,imx8qm       aliases          =/bus@5b000000/mmc@5b010000           B/bus@5b000000/mmc@5b020000           G/bus@5b000000/mmc@5b030000           L/bus@5a000000/serial@5a060000            T/bus@5a000000/serial@5a070000            \/bus@5a000000/serial@5a080000            d/bus@5a000000/serial@5a090000             l/vpu@2c000000/vpu-core@2d080000           v/vpu@2c000000/vpu-core@2d090000           /vpu@2c000000/vpu-core@2d0a0000       "   /bus@5a000000/i2c@5a820000/rtc@68            /system-controller/rtc        cpus                                 cpu-map    cluster0       core0                     core1                     core2                     core3                        cluster1       core0                     core1                           cpu@0            cpu          2arm,cortex-a53                                               psci                            @                                    @                      	        &   
        :           I         cpu@1            cpu          2arm,cortex-a53                                              psci                            @                                    @                      	        &   
        :           I         cpu@2            cpu          2arm,cortex-a53                                              psci                            @                                    @                      	        &   
        :           I         cpu@3            cpu          2arm,cortex-a53                                              psci                            @                                    @                      	        &   
        :           I         cpu@100          cpu          2arm,cortex-a72                                             psci                            @                                    @                              &           :           I         cpu@101          cpu          2arm,cortex-a72                                            psci                       &           :           I         l2-cache0            2cache           Q            ]                        @                    I   	      l2-cache1            2cache           Q            ]                        @                    I            opp-table-0          2operating-points-v2          k        I   
   opp-600000000           v    #F         }          I      opp-896000000           v    5g         } B@         I      opp-1104000000          v    Aʹ         }          I      opp-1200000000          v    G         }          I                  opp-table-1          2operating-points-v2          k        I      opp-600000000           v    #F         } B@         I      opp-1056000000          v    >H         } B@         I      opp-1296000000          v    M?d         }          I      opp-1596000000          v    _!         }          I                  interrupt-controller@51a00000            2arm,gic-v3        P       Q             Q             R               R             R                                           	                        I         pmu          2arm,armv8-pmuv3                        psci             2arm,psci-1.0             smc       timer            2arm,armv8-timer       0                                   
         iommu@51400000           2arm,mmu-500                           Q@                                                                                                                                                                                                                                                                                                                                                                                                                         I         system-controller            2fsl,imx-scu         tx0 rx0 gip3          $                                   power-controller             2fsl,imx8qm-scu-pd fsl,scu-pd                       I   %      clock-controller             2fsl,imx8qm-clk fsl,scu-clk                     I         pinctrl          2fsl,imx8qm-iomuxc           ,default       H  :                                                              I      adc0grp       0  D         `         `         `         `        I         adc1grp       0  D         `         `         `         `        I         cam1gpiosgrp            D   C      !   D      !   l      !   m      !   n      !   o      !   p      !   q      !   r      !   c      !   j      !   k      !        I         dap1gpiosgrp          T  D   d      !         !   X      !   y      !         !   ~      !   ^      !        I         esai0gpiosgrp           D   h      !   i      !        I         fec1grp         D                                                                                                                                                                  9         3     `        I         fec1-sleepgrp           D                 @        @        @        @        @        @        @        @        @        @        @        @        @        @        @   9     @   3     @        I         fec2gpiosgrp            D                 !         !         !        !        !  	      !  
      !        !        !         !        !        !        !        I         flexcan0grp         D          !          !        I         flexcan1grp         D          !          !        I         flexcan2grp         D          !          !        I         gpio1grp            D   	     !      gpio2grp            D   
     !      gpio3grp            D        !        I         gpio4grp            D        !        I         gpio5grp            D        !        I         gpio6grp            D         !        I         gpio7grp            D         !        I         gpio8grp            D         !        I         gpiobklongrp            D   2      !        I         gpiokeysgrp         D   e   p !        I         gpiousbhocngrp          D        !        I         hdmictrlgrp         D   N      a        I         lpi2c1grp           D                          I         lpi2c2grp           D                          I         lpi2c3grp           D                          I         lpspi0grp         0  D   u      L   v      L   w      L   x     L        I         lpspi2grp         0  D   z      L   {      L   |      L   }     L        I         lpuart0grp          D                            I         lpuart1grp        0  D                                                I         lpuart1ctrlgrp        0  D         !         !         !         !        I         lpuart2grp          D   6         7              I         lpuart3grp        0  D   <         =                              I         lvds0i2c0gpiogrp            D   4      !        I         lvds1i2c0gpiosgrp           D   :      !   ;      !        I         mipidsi0-1engrp         D   5      !        I         mipidsi1gpiosgrp            D   E      !        I         mlbgpiosgrp         D         !        I         mmc1cdgrp           D   Z      !        I         mmc1cdsleepgrp          D   Z     !        I         pciebgrp          $  D         !         !         !      pciesatarefclkgrp           D         !        I         pciewifirefclkgrp           D   \      !        I         pwm0grp         D                  I         pwm1grp         D                  I         pwm2grp         D                  I         pwm3grp         D                  I         pwmbklgrp           D   8             qspi1agpiosgrp        `  D         !         !         !         !         !         !         !         !        I         resetmocigrp            D   &      !      sai1grp       0  D         l         L         L         L      sata1actgrp         D   Y      !        I         sd1cdgrp            D         !        I         sgtl5000grp         D   s      L      sim0gpiosgrp          0  D          !         !         !         !        I         spdif0grp           D   `      @   _      @      touchctrlgpiosgrp         0  D   U      !   V      A   b      !   f      A        I         touchctrlidlegrp          0  D         !         !         !         !        I         usbh1activegrp          D                          usbh1idlegrp            D                          usb3503agrp       $  D   '      A   )      !   *      A        I         usbhengrp           D         !        I         usbotg1grp          D         !        !        I         usdhc1grp           D         A          !          !          !          !          !          !          !          !          !         A          !        I         usdhc1-100mhzgrp            D         @                                                                                                            @                   I         usdhc1-200mhzgrp            D         @                                                                                                            @                   I         usdhc1gpiosgrp          D         !        I         usdhc2grp4bitgrp          T  D         A          !          !          !          !          !          !        I         usdhc2-4bit100mhzgrp          T  D         @                                                                 !        I         usdhc2-4bit200mhzgrp          T  D         @                                                                 !        I         usdhc2grp8bitgrp          0  D          !          !          !          !      usdhc2-8bit100mhzgrp          0  D                                                  usdhc2-8bit200mhzgrp          0  D                                                  usdhc2-4bitsleepgrp       T  D         a         a         a         a         a         a          !        I         usdhc2-8bitsleepgrp       0  D         a         a         a         a      usdhc3grp         T  D         A          !          !          !          !          !          !        I         usdhc3-100mhzgrp          T  D         A          !          !          !          !          !          !        I         usdhc3-200mhzgrp          T  D         A          !          !          !          !          !          !        I         wifigrp         D   +     !   H     !      wifipdngrp          D   L     !        I         lpi2c0grp           D   R     "   S     "        I         enable3v3mmcgrp         D         !        I         enable3v3sdgrp          D         !        I         enablecan1powergrp          D         !        I         enablecan2powergrp          D         !        I            rtc          2fsl,imx8qxp-sc-rtc        ocotp            2fsl,imx8qm-scu-ocotp                                      M   mac@1c4                     mac@1c6                        thermal-sensor        *   2fsl,imx8qxp-sc-thermal fsl,imx-sc-thermal           W           I             thermal-zones      cpu0-thermal            m                                trips      trip0                               passive         I   !      trip1                            	   critical             cooling-maps       map0               !      0                          cpu1-thermal            m                               trips      trip0                               passive         I   "      trip1                            	   critical             cooling-maps       map0               "                          gpu0-thermal            m                               trips      trip0                               passive       trip1                            	   critical                gpu1-thermal            m                               trips      trip0                               passive       trip1                            	   critical                drc0-thermal            m                               trips      trip0                               passive       trip1                            	   critical                   clock-dummy          2fixed-clock                               
  clk_dummy           I   +      clock-esai1-rx           2fixed-clock                                 esai1_rx_clk            I   I      clock-esai1-rx-hf            2fixed-clock                                 esai1_rx_hf_clk         I   J      clock-esai1-tx           2fixed-clock                                 esai1_tx_clk            I   K      clock-esai1-tx-hf            2fixed-clock                                 esai1_tx_hf_clk         I   L      clock-hdmi-rx-mclk           2fixed-clock                                 hdmi-rx-mclk            I   B      clock-mlb-clk            2fixed-clock                                 mlb_clk         I   A      clock-sai5-rx-bclk           2fixed-clock                                 sai5_rx_bclk            I   U      clock-sai5-tx-bclk           2fixed-clock                                 sai5_tx_bclk          clock-sai6-rx-bclk           2fixed-clock                                 sai6_rx_bclk            I   V      clock-sai6-tx-bclk           2fixed-clock                                 sai6_tx_bclk          clock-spdif1-rx          2fixed-clock                               
  spdif1_rx         clock-controller-lvds-ipg            2fixed-clock                     n6         lvds0_ipg_clk           I   l      clock-controller-dsi-ipg             2fixed-clock                     '         dsi_ipg_clk         I   e      clock-controller-mipi-div2-pll           2fixed-clock                              mipi_pll_div2_clk         clock-cm41-ipg           2fixed-clock                     )         cm41_ipg_clk            I   &      bus@38000000             2simple-bus                                   8       8                   #   i2c@3b230000          $   2fsl,imx8qxp-lpi2c fsl,imx7ulp-lpi2c          ;#                	               $       $           per ipg              4           n6         '   %  4      	  5disabled          intmux@3b400000          2fsl,imx-intmux           ;@                        `                                                           '                                                       &        ipg         '   %  5      	  5disabled            I   #      clock-controller@3b630000            2fsl,imx8qxp-lpcg             ;c                              4      &        <             (  cm41_lpcg_i2c_clk cm41_lpcg_i2c_ipg_clk         '   %  4        I   $         clock-audio-ipg          2fixed-clock                     '         audio_ipg_clk           I   /      clock-ext-aud-mclk0          2fixed-clock                                 ext_aud_mclk0           I   C      clock-ext-aud-mclk1          2fixed-clock                                 ext_aud_mclk1           I   D      clock-esai0-rx           2fixed-clock                                 esai0_rx_clk            I   E      clock-esai0-rx-hf            2fixed-clock                                 esai0_rx_hf_clk         I   F      clock-esai0-tx           2fixed-clock                                 esai0_tx_clk            I   G      clock-esai0-tx-hf            2fixed-clock                                 esai0_tx_hf_clk         I   H      clock-spdif0-rx          2fixed-clock                               
  spdif0_rx           I   M      clock-sai0-rx-bclk           2fixed-clock                                 sai0_rx_bclk            I   N      clock-sai0-tx-bclk           2fixed-clock                                 sai0_tx_bclk            I   O      clock-sai1-rx-bclk           2fixed-clock                                 sai1_rx_bclk            I   P      clock-sai1-tx-bclk           2fixed-clock                                 sai1_tx_bclk            I   Q      clock-sai2-rx-bclk           2fixed-clock                                 sai2_rx_bclk            I   R      clock-sai3-rx-bclk           2fixed-clock                                 sai3_rx_bclk            I   S      clock-sai4-rx-bclk           2fixed-clock                                 sai4_rx_bclk            I   T      bus@59000000             2simple-bus                                   Y       Y         asrc@59000000            2fsl,imx8qm-asrc          Y                    t         d      '       '      (       )       *       *      +   +   +   +   +   +   +   +   +   +   +   +   +        mem ipg asrck_0 asrck_1 asrck_2 asrck_3 asrck_4 asrck_5 asrck_6 asrck_7 asrck_8 asrck_9 asrck_a asrck_b asrck_c asrck_d asrck_e asrck_f spba          `  J   ,               ,              ,              ,             ,             ,                  Orxa rxb rxc txa txb txc         Y  @        g           v            '   %        	  5disabled          esai@59010000            2fsl,imx8qm-esai          Y                                  -       -      -       +        core extal fsys spba             J   ,             ,                   Orx tx           '   %        	  5disabled          spdif@59020000           2fsl,imx8qm-spdif             Y                                     0      .      +   .      +   +   +   /   +   +   +      :  core rxtx0 rxtx1 rxtx2 rxtx3 rxtx4 rxtx5 rxtx6 rxtx7 spba            J   ,             ,   	               Orx tx           '   %        	  5disabled          sai@59040000             2fsl,imx8qm-sai           Y                   :               0       +   0      +   +        bus mclk0 mclk1 mclk2 mclk3         Orx tx            J   ,             ,                   '   %  >      	  5disabled          sai@59050000             2fsl,imx8qm-sai           Y                   <               1       +   1      +   +        bus mclk0 mclk1 mclk2 mclk3         Orx tx            J   ,             ,                   '   %  ?      	  5disabled          sai@59060000             2fsl,imx8qm-sai           Y                   >               2       +   2      +   +        bus mclk0 mclk1 mclk2 mclk3         Orx          J   ,                  '   %  @      	  5disabled          sai@59070000             2fsl,imx8qm-sai           Y                   C               3       +   3      +   +        bus mclk0 mclk1 mclk2 mclk3         Orx          J   ,                  '   %        	  5disabled          dma-controller@591f0000          2fsl,imx8qm-edma          Y                                                     v         w         x         y         z         {                                                               ;         ;         =         =         ?         D         F         H           '   %      %      %      %     %     %     %     %     %     %     %     %     %     %     %     %     %     %     %     %          I   ,      clock-controller@59400000            2fsl,imx8qxp-lpcg             Y@                            /   /        <             &  asrc0_lpcg_ipg_clk asrc0_lpcg_mem_clk           '   %          I   '      clock-controller@59410000            2fsl,imx8qxp-lpcg             YA                            *      /        <             (  esai0_lpcg_extal_clk esai0_lpcg_ipg_clk         '   %          I   -      clock-controller@59420000            2fsl,imx8qxp-lpcg             YB                            *      /        <            %  spdif0_lpcg_tx_clk spdif0_lpcg_gclkw            '   %          I   .      clock-controller@59440000            2fsl,imx8qxp-lpcg             YD                            *      /        <             !  sai0_lpcg_mclk sai0_lpcg_ipg_clk            '   %  >        I   0      clock-controller@59450000            2fsl,imx8qxp-lpcg             YE                            *      /        <             !  sai1_lpcg_mclk sai1_lpcg_ipg_clk            '   %  ?        I   1      clock-controller@59460000            2fsl,imx8qxp-lpcg             YF                            *      /        <             !  sai2_lpcg_mclk sai2_lpcg_ipg_clk            '   %  @        I   2      clock-controller@59470000            2fsl,imx8qxp-lpcg             YG                            *      /        <             !  sai3_lpcg_mclk sai3_lpcg_ipg_clk            '   %          I   3      clock-controller@59580000            2fsl,imx8qxp-lpcg             YX                            /   /   /        <               4  dsp_lpcg_adb_clk dsp_lpcg_ipg_clk dsp_lpcg_core_clk         '   %         	  5disabled            I   4      clock-controller@59590000            2fsl,imx8qxp-lpcg             YY                            /        <           dsp_ram_lpcg_ipg_clk            '   %        	  5disabled            I   5      dsp@596e8000             2fsl,imx8qxp-dsp          Yn               4      5      4           ipg ocram core           '   %      %      %      %          txdb0 txdb1 rxdb0 rxdb1       0     6          6         6          6            	  5disabled          asrc@59800000            2fsl,imx8qm-asrc          Y                   |         d      7       7      (       )       *       *      +   +   +   +   +   +   +   +   +   +   +   +   +        mem ipg asrck_0 asrck_1 asrck_2 asrck_3 asrck_4 asrck_5 asrck_6 asrck_7 asrck_8 asrck_9 asrck_a asrck_b asrck_c asrck_d asrck_e asrck_f spba          `  J   8               8              8              8             8             8                  Orxa rxb rxc txa txb txc         Y  @        g           v           '   %        	  5disabled          sai@59820000             2fsl,imx8qm-sai           Y                   I               9       +   9      +   +        bus mclk0 mclk1 mclk2 mclk3          J   8             8   	                Orx tx           '   %        	  5disabled            I   <      sai@59830000             2fsl,imx8qm-sai           Y                   K               :       +   :      +   +        bus mclk0 mclk1 mclk2 mclk3         J   8   
                Otx          '   %        	  5disabled            I   =      amix@59840000            2fsl,imx8qm-audmix            Y                 ;            ipg         '   %             <   =      	  5disabled          mqs@59850000             2fsl,imx8qm-mqs           Y                 >      >          
  mclk core           '   %        	  5disabled          dma-controller@599f0000          2fsl,imx8qm-edma          Y                                                    ~                                                                            J         J         L         X  '   %     %     %     %     %     %     %     %     %     %     %          I   8      clock-controller@59d00000            2fsl,imx8qxp-lpcg             Y                              E           <            aud_rec_clk0_lpcg_clk           '   %  E        I   ?      clock-controller@59d10000            2fsl,imx8qxp-lpcg             Y                                         <            aud_rec_clk1_lpcg_clk           '   %          I   @      clock-controller@59d20000            2fsl,imx8qxp-lpcg             Y                              E            <            aud_pll_div_clk0_lpcg_clk           '   %  E        I   (      clock-controller@59d30000            2fsl,imx8qxp-lpcg             Y                                          <            aud_pll_div_clk1_lpcg_clk           '   %          I   )      clock-controller@59d50000            2fsl,imx8qxp-lpcg             Y                            *           <            mclkout0_lpcg_clk           '   %        clock-controller@59d60000            2fsl,imx8qxp-lpcg             Y                            *           <            mclkout1_lpcg_clk           '   %        acm@59e00000             2fsl,imx8qm-acm           Y                        '   %     %     %     %     %  E   %     %     %     %     %     %  >   %  ?   %  @   %     %     %     %     %     %     %     %        |      ?       @       (       )       A   B   C   D   E   F   G   H   I   J   K   L   M   M   N   O   P   Q   R   S   T   U   V       aud_rec_clk0_lpcg_clk aud_rec_clk1_lpcg_clk aud_pll_div_clk0_lpcg_clk aud_pll_div_clk1_lpcg_clk mlb_clk hdmi_rx_mclk ext_aud_mclk0 ext_aud_mclk1 esai0_rx_clk esai0_rx_hf_clk esai0_tx_clk esai0_tx_hf_clk esai1_rx_clk esai1_rx_hf_clk esai1_tx_clk esai1_tx_hf_clk spdif0_rx spdif1_rx sai0_rx_bclk sai0_tx_bclk sai1_rx_bclk sai1_tx_bclk sai2_rx_bclk sai3_rx_bclk sai4_rx_bclk sai5_tx_bclk sai6_rx_bclk           I   *      clock-controller@59c00000            2fsl,imx8qxp-lpcg             Y                            /   /        <             &  asrc1_lpcg_ipg_clk asrc1_lpcg_mem_clk           '   %          I   7      clock-controller@59c20000            2fsl,imx8qxp-lpcg             Y                            *      /        <             !  sai6_lpcg_mclk sai6_lpcg_ipg_clk            '   %          I   9      clock-controller@59c30000            2fsl,imx8qxp-lpcg             Y                            *      /        <             !  sai7_lpcg_mclk sai7_lpcg_ipg_clk            '   %          I   :      clock-controller@59c40000            2fsl,imx8qxp-lpcg             Y                            /        <            amix_lpcg_ipg_clk           '   %          I   ;      clock-controller@59c50000            2fsl,imx8qxp-lpcg             Y                            *      /        <             !  mqs0_lpcg_mclk mqs0_lpcg_ipg_clk            '   %          I   >      sai@59080000             2fsl,imx8qm-sai           Y                   E               W       +   W      +   +        bus mclk0 mclk1 mclk2 mclk3         Orx          J   ,                                     '   %        	  5disabled          sai@59090000             2fsl,imx8qm-sai           Y	                   G               X       +   X      +   +        bus mclk0 mclk1 mclk2 mclk3         Otx          J   ,                                      '   %        	  5disabled          clock-controller@59480000            2fsl,imx8qxp-lpcg             YH                            *      /        <             !  sai4_lpcg_mclk sai4_lpcg_ipg_clk            '   %        	  5disabled            I   W      clock-controller@59490000            2fsl,imx8qxp-lpcg             YI                            *      /        <             !  sai5_lpcg_mclk sai5_lpcg_ipg_clk            '   %        	  5disabled            I   X      esai@59810000            2fsl,imx8qm-esai          Y                                  Y       Y      Y       +        core extal fsys spba             J   8             8                   Orx tx           '   %        	  5disabled          clock-controller@59c10000            2fsl,imx8qxp-lpcg             Y                            *      /        <             (  esai1_lpcg_extal_clk esai1_lpcg_ipg_clk         '   %          I   Y         vpu@2c000000                                     ,       ,                   ,                  '   %          5okay             2nxp,imx8qm-vpu     mailbox@2d000000             2fsl,imx6sx-mu            -                                          '   %          5okay            I   Z      mailbox@2d020000             2fsl,imx6sx-mu            -                                         '   %          5okay            I   ]      mailbox@2d040000             2fsl,imx6sx-mu            -                                         '   %          5okay            I   `      vpu-core@2d080000            -              2nxp,imx8q-vpu-decoder           '   %          tx0 tx1 rx        $     Z           Z          Z               5okay               [   \      vpu-core@2d090000            -	              2nxp,imx8q-vpu-encoder           '   %          tx0 tx1 rx        $     ]           ]          ]               5okay               ^   _      vpu-core@2d0a0000            -
              2nxp,imx8q-vpu-encoder           '   %          tx0 tx1 rx        $     `           `          `               5okay               a   b         bus@53000000             2simple-bus                                   S       S         gpu@53100000             2vivante,gc           S                    @                                      core shader                                   )' 2        '   %            bus@56220000             2simple-bus               c                                 V"      V"        interrupt-controller@56220000         &   2fsl,imx8qxp-irqsteer fsl,imx-irqsteer            V"                    ;                                                d            ipg         '   %                                  I   c      clock-controller@56223000            2fsl,imx8qxp-lpcg             V"0                       '   %              e        <            mipi0_lis_lpcg_ipg_clk          I   d      clock-controller@5622300c            2fsl,imx8qxp-lpcg             V"0                      '   %                      e        <             *  mipi0_pwm_lpcg_clk mipi0_pwm_lpcg_ipg_clk           I   h      clock-controller@56223014            2fsl,imx8qxp-lpcg             V"0                          f            <            mipi0_i2c0_lpcg_ipg_clk         '   %          I   j      clock-controller@56223018            2fsl,imx8qxp-lpcg             V"0                          e        <            mipi0_i2c0_lpcg_ipg_s_clk           '   %          I   f      clock-controller@5622301c            2fsl,imx8qxp-lpcg             V"0                                       <            mipi0_i2c0_lpcg_clk         '   %          I   i      clock-controller@56223024            2fsl,imx8qxp-lpcg             V"0$                          g            <            mipi0_i2c1_lpcg_ipg_clk         '   %        clock-controller@56223028            2fsl,imx8qxp-lpcg             V"0(                          e        <            mipi0_i2c1_lpcg_ipg_s_clk           '   %          I   g      clock-controller@5622302c            2fsl,imx8qxp-lpcg             V"0,                                       <            mipi0_i2c1_lpcg_clk         '   %        pwm@56224000             2fsl,imx8qxp-pwm fsl,imx27-pwm            V"@                h      h            ipg per                         n6                    '   %        	  5disabled          i2c@56226000          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c           V"`                                                     i       j            per ipg            i            n6         '   %        	  5disabled             bus@56240000             2simple-bus                                   V$      V$                  k   clock-controller@56243000            2fsl,imx8qxp-lpcg             V$0                       lvds0_lis_lpcg_ipg_clk          '   %              l        <           I   o      clock-controller@5624300c            2fsl,imx8qxp-lpcg             V$0                    A  lvds0_pwm_lpcg_clk lvds0_pwm_lpcg_ipg_clk lvds0_pwm_lpcg_32k_clk            '   %                      l        <               I   m      clock-controller@56243010            2fsl,imx8qxp-lpcg             V$0                    ,  lvds0_i2c0_lpcg_clk lvds0_i2c0_lpcg_ipg_clk         '   %                      l        <               I   n      pwm@56244000             2fsl,imx8qxp-pwm fsl,imx27-pwm            V$@            ipg per                         n6                    '   %        	  5disabled                m      m          i2c@56246000          $   2fsl,imx8qxp-lpi2c fsl,imx7ulp-lpi2c          V$`                                                 per ipg                         n6         '   %        	  5disabled                n       n         interrupt-controller@56240000         %   2fsl,imx8qm-irqsteer fsl,imx-irqsteer             V$                    9                                                o           ipg         '   %  
                                I   k      clock-controller@56243014            2fsl,imx8qxp-lpcg             V$0                                  l        <             ,  lvds0_i2c1_lpcg_clk lvds0_i2c1_lpcg_ipg_clk         '   %          I   p      i2c@56247000          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c           V$p               	            p       p           per ipg                         n6         '   %        	  5disabled             bus@57220000             2simple-bus               q                                 W"      W"        interrupt-controller@57220000         %   2fsl,imx8qm-irqsteer fsl,imx-irqsteer             W"                    <                                                r            ipg         '   %                                  I   q      clock-controller@57223000            2fsl,imx8qxp-lpcg             W"0                           e        <            mipi1_lis_lpcg_ipg_clk          '   %          I   r      clock-controller@5722300c            2fsl,imx8qxp-lpcg             W"0                                  e        <             *  mipi1_pwm_lpcg_clk mipi1_pwm_lpcg_ipg_clk           '   %          I   u      clock-controller@5722301c            2fsl,imx8qxp-lpcg             W"0                                       <            mipi1_i2c0_lpcg_clk         '   %          I   v      clock-controller@57223014            2fsl,imx8qxp-lpcg             W"0                          s            <            mipi1_i2c0_lpcg_ipg_clk         '   %          I   w      clock-controller@57223018            2fsl,imx8qxp-lpcg             W"0                          e        <            mipi1_i2c0_lpcg_ipg_s_clk           '   %          I   s      clock-controller@57223024            2fsl,imx8qxp-lpcg             W"0$                          t            <            mipi1_i2c1_lpcg_ipg_clk         '   %        clock-controller@57223028            2fsl,imx8qxp-lpcg             W"0(                          e        <            mipi1_i2c1_lpcg_ipg_s_clk           '   %          I   t      clock-controller@5722302c            2fsl,imx8qxp-lpcg             W"0,                                       <            mipi1_i2c1_lpcg_clk         '   %        pwm@57224000             2fsl,imx8qxp-pwm fsl,imx27-pwm            W"@                u      u            ipg per                         n6                    '   %        	  5disabled          i2c@57226000          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c           W"`                                                      q            v       w            per ipg            v            n6         '   %        	  5disabled             bus@57240000             2simple-bus               x                                 W$      W$        interrupt-controller@57240000         %   2fsl,imx8qm-irqsteer fsl,imx-irqsteer             W$                    :                                                y           ipg         '   %                                  I   x      clock-controller@57243000            2fsl,imx8qxp-lpcg             W$0                           l        <           lvds1_lis_lpcg_ipg_clk          '   %          I   y      clock-controller@5724300c            2fsl,imx8qxp-lpcg             W$0                                  l        <             *  lvds1_pwm_lpcg_clk lvds1_pwm_lpcg_ipg_clk           '   %          I   z      clock-controller@57243010            2fsl,imx8qxp-lpcg             W$0                                  l        <             ,  lvds1_i2c0_lpcg_clk lvds1_i2c0_lpcg_ipg_clk         '   %          I   {      clock-controller@57243014            2fsl,imx8qxp-lpcg             W$0                                  l        <             ,  lvds1_i2c1_lpcg_clk lvds1_i2c1_lpcg_ipg_clk         '   %          I   |      pwm@57244000             2fsl,imx8qxp-pwm fsl,imx27-pwm            W$@                z      z            ipg per                         n6                    '   %        	  5disabled          i2c@57246000          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c           W$`                                                     {       {           per ipg                         n6         '   %        	  5disabled          i2c@57247000          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c           W$p               	            |       |           per ipg                         n6         '   %        	  5disabled             clock-img-ipg            2fixed-clock                              img_ipg_clk         I         bus@58000000             2simple-bus                                   X       X         jpegdec@58400000             X@                   5               }       }              }       }                     '   %     %        %   2nxp,imx8qm-jpgdec nxp,imx8qxp-jpgdec            5okay          jpegenc@58450000             XE                   1               ~       ~              ~       ~                     '   %     %        %   2nxp,imx8qm-jpgenc nxp,imx8qxp-jpgenc            5okay          clock-controller@585d0000            2fsl,imx8qxp-lpcg             X]                                       <             0  img_jpeg_dec_lpcg_clk img_jpeg_dec_lpcg_ipg_clk         '   %          I   }      clock-controller@585f0000            2fsl,imx8qxp-lpcg             X_                                       <             0  img_jpeg_enc_lpcg_clk img_jpeg_enc_lpcg_ipg_clk         '   %          I   ~         clock-dma-ipg            2fixed-clock                     '         dma_ipg_clk         I         bus@5a000000             2simple-bus                                   Z       Z         spi@5a000000             2fsl,imx7ulp-spi          Z                                              P                                              per ipg               5                    '   %   5         J                                    Otx rx           5okay            ,default         :                           spi@5a010000             2fsl,imx7ulp-spi          Z                                             Q                                              per ipg               6                    '   %   6         J                                   Otx rx         	  5disabled          spi@5a020000             2fsl,imx7ulp-spi          Z                                             R                                              per ipg               7                    '   %   7         J                                   Otx rx           5okay            ,default         :                  
         spi@5a030000             2fsl,imx7ulp-spi          Z                                             S                                              per ipg               8                    '   %   8         J                                   Otx rx         	  5disabled          serial@5a060000          Z                   Y                               	  ipg baud                  9           Ĵ         '   %   9        Orx tx            J                                   5okay          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart            ,default         :         serial@5a070000          Z                   Z                               	  ipg baud                  :           Ĵ         '   %   :        Orx tx            J                                   5okay          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart            ,default         :         serial@5a080000          Z                   [                               	  ipg baud                  ;           Ĵ         '   %   ;        Orx tx            J                                   5okay          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart            ,default         :         serial@5a090000          Z	                   \                               	  ipg baud                  <           Ĵ         '   %   <        Orx tx            J                                   5okay          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart            ,default         :         pwm@5a190000             2fsl,imx8qxp-pwm fsl,imx27-pwm            Z                                                     ipg per                          n6                    '   %         dma-controller@5a1f0000          2fsl,imx8qm-edma          Z                                                                                                                                                                                                                                                        '   %   @   %   A   %   B   %   C   %   D   %   E   %   F   %   G   %   H   %   I   %   J   %   K   %   L   %   M   %   N   %   O   %   P   %   Q   %   R   %   S   %   T   %   U                   5okay            I         clock-controller@5a400000            2fsl,imx8qxp-lpcg             Z@                               5              <                spi0_lpcg_clk spi0_lpcg_ipg_clk         '   %   5        I         clock-controller@5a410000            2fsl,imx8qxp-lpcg             ZA                               6              <                spi1_lpcg_clk spi1_lpcg_ipg_clk         '   %   6        I         clock-controller@5a420000            2fsl,imx8qxp-lpcg             ZB                               7              <                spi2_lpcg_clk spi2_lpcg_ipg_clk         '   %   7        I         clock-controller@5a430000            2fsl,imx8qxp-lpcg             ZC                               8              <                spi3_lpcg_clk spi3_lpcg_ipg_clk         '   %   8        I         clock-controller@5a460000            2fsl,imx8qxp-lpcg             ZF                               9              <             '  uart0_lpcg_baud_clk uart0_lpcg_ipg_clk          '   %   9        I         clock-controller@5a470000            2fsl,imx8qxp-lpcg             ZG                               :              <             '  uart1_lpcg_baud_clk uart1_lpcg_ipg_clk          '   %   :        I         clock-controller@5a480000            2fsl,imx8qxp-lpcg             ZH                               ;              <             '  uart2_lpcg_baud_clk uart2_lpcg_ipg_clk          '   %   ;        I         clock-controller@5a490000            2fsl,imx8qxp-lpcg             ZI                               <              <             '  uart3_lpcg_baud_clk uart3_lpcg_ipg_clk          '   %   <        I         clock-controller@5a590000            2fsl,imx8qxp-lpcg             ZY                                             <             (  adma_pwm_lpcg_clk adma_pwm_lpcg_ipg_clk         '   %           I         i2c@5a800000             Z    @                                                                           per ipg               `           n6         '   %   `      	  5disabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c          ,default         :                  i2c@5a810000             Z    @                                                                           per ipg               a           n6         '   %   a        5okay          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c          ,default         :               usb-hub@8            2smsc,usb3503a                       ,default         :           	                            $                  /}x@        @                  i2c@5a820000             Z    @                                                                           per ipg               b           n6         '   %   b        5okay          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c          ,default         :               touch@4a             2atmel,maxtouch              J                                   ,default         :              @               	  5disabled          rtc@68        	   2st,m41t0                h        5okay          hwmon@40          
   2ti,ina219               @        L        temperature-sensor@4f         
   2ti,tmp75c               O      eeprom@57            2st,24c02 atmel,24c02                W         i2c@5a830000             Z    @                                                                           per ipg               c           n6         '   %   c        5okay          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c          ,default         :                  adc@5a880000             2nxp,imx8qxp-adc         [            Z                                                                  per ipg               e           n6         '   %   e        5okay            ,default         :         adc@5a890000             2nxp,imx8qxp-adc         [            Z                                                                  per ipg               f           n6         '   %   f        5okay            ,default         :           I         can@5a8d0000             2fsl,imx8qm-flexcan           Z                                                                  ipg per               i           bZ         '   %   i        m           |            5okay            ,default         :                    can@5a8e0000             2fsl,imx8qm-flexcan           Z                                                                  ipg per               j           bZ         '   %   j        m           |           5okay            ,default         :                    can@5a8f0000             2fsl,imx8qm-flexcan           Z                                                                  ipg per               k           bZ         '   %   k        m           |         	  5disabled            ,default         :         dma-controller@5a9f0000          2fsl,imx8qm-edma          Z   !                        
      x                                                                                                  P  '   %   l   %   m   %   n   %   o   %   p   %   q   %   r   %   s   %   t   %   u      clock-controller@5ac00000            2fsl,imx8qxp-lpcg             Z                               `              <                i2c0_lpcg_clk i2c0_lpcg_ipg_clk         '   %   `        I         clock-controller@5ac10000            2fsl,imx8qxp-lpcg             Z                               a              <                i2c1_lpcg_clk i2c1_lpcg_ipg_clk         '   %   a        I         clock-controller@5ac20000            2fsl,imx8qxp-lpcg             Z                               b              <                i2c2_lpcg_clk i2c2_lpcg_ipg_clk         '   %   b        I         clock-controller@5ac30000            2fsl,imx8qxp-lpcg             Z                               c              <                i2c3_lpcg_clk i2c3_lpcg_ipg_clk         '   %   c        I         clock-controller@5ac80000            2fsl,imx8qxp-lpcg             Z                               e              <                adc0_lpcg_clk adc0_lpcg_ipg_clk         '   %   e        I         clock-controller@5ac90000            2fsl,imx8qxp-lpcg             Z                               f              <                adc1_lpcg_clk adc1_lpcg_ipg_clk         '   %   f        I         clock-controller@5acd0000            2fsl,imx8qxp-lpcg             Z                               i                 <                5  can0_lpcg_pe_clk can0_lpcg_ipg_clk can0_lpcg_chi_clk            '   %   i        I         clock-controller@5a4a0000            2fsl,imx8qxp-lpcg             ZJ                               =              <             '  uart4_lpcg_baud_clk uart4_lpcg_ipg_clk          '   %   =      i2c@5a840000          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c           Z    @               X                                              per ipg               d           n6         '   %   d      	  5disabled          clock-controller@5ac40000            2fsl,imx8qxp-lpcg             Z                               d              <                i2c4_lpcg_clk i2c4_lpcg_ipg_clk         '   %   d        I         clock-controller@5ace0000            2fsl,imx8qxp-lpcg             Z                               j                 <                5  can1_lpcg_pe_clk can1_lpcg_ipg_clk can1_lpcg_chi_clk            '   %   j        I         clock-controller@5acf0000            2fsl,imx8qxp-lpcg             Z                               k                 <                5  can2_lpcg_pe_clk can2_lpcg_ipg_clk can2_lpcg_chi_clk            '   %   k        I            clock-conn-axi           2fixed-clock                     CU        conn_axi_clk            I         clock-conn-ahb           2fixed-clock                     	!        conn_ahb_clk            I         clock-conn-ipg           2fixed-clock                             conn_ipg_clk            I         clock-conn-bch           2fixed-clock                     ׄ         conn_bch_clk          bus@5b000000             2simple-bus                                   [       [         usb@5b0d0000          -   2fsl,imx7ulp-usb fsl,imx6ul-usb fsl,imx27-usb             [                                                                                                                      '   %          5okay            ,default         :                                                +      usbmisc@5b0d0200            7         8   2fsl,imx7ulp-usbmisc fsl,imx7d-usbmisc fsl,imx6q-usbmisc          [            I         usbphy@5b100000          2fsl,imx7ulp-usbphy           [                            '   %          5okay            D           I         mmc@5b010000                               [                                         ipg ahb per         '   %           5okay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          S              "  ,default state_100mhz state_200mhz           :           Z           d           n            x      mmc@5b020000                               [                                         ipg ahb per         '   %                                 5okay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          S              (  ,default state_100mhz state_200mhz sleep         :              Z              d                            n                 	                             mmc@5b030000                               [                                         ipg ahb per         '   %           5okay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          S              "  ,default state_100mhz state_200mhz           :              Z              d              n                                              ethernet@5b040000            [           0                                                                                  ipg ahb enet_clk_ref ptp                                      沀sY@                              '   %           5okay             2fsl,imx8qm-fec fsl,imx6sx-fec           S                ,default sleep           :           Z                               rgmii-rxid     mdio                                 ethernet-phy@7           2ethernet-phy-ieee802.3-c22                                                             ,           <           @                 I               ethernet@5b050000            [           0                                                                                 ipg ahb enet_clk_ref ptp                                      沀sY@                              '   %         	  5disabled             2fsl,imx8qm-fec fsl,imx6sx-fec           S              usb@5b110000             2fsl,imx8qm-usb3          [                                             (                                          lpm bus aclk ipg core                           沀        '   %        	  5disabled       usb@5b120000          
   2cdns,usb3            [     [     [             Notg xhci dev                       0                                              Xhost peripheral otg wakeup          h           mcdns3,usb3-phy          w         	  5disabled             usb-phy@5b160000             2nxp,salvo-phy            [                            salvo_phy_clk           '   %                    	  5disabled            I         clock-controller@5b200000            2fsl,imx8qxp-lpcg             [                                                 <                9  sdhc0_lpcg_per_clk sdhc0_lpcg_ipg_clk sdhc0_lpcg_ahb_clk            '   %           I         clock-controller@5b210000            2fsl,imx8qxp-lpcg             [!                                                <                9  sdhc1_lpcg_per_clk sdhc1_lpcg_ipg_clk sdhc1_lpcg_ahb_clk            '   %           I         clock-controller@5b220000            2fsl,imx8qxp-lpcg             ["                                                <                9  sdhc2_lpcg_per_clk sdhc2_lpcg_ipg_clk sdhc2_lpcg_ahb_clk            '   %           I         clock-controller@5b230000            2fsl,imx8qxp-lpcg             [#                      0                                               <                           enet0_lpcg_timer_clk enet0_lpcg_txc_sampling_clk enet0_lpcg_ahb_clk enet0_lpcg_rgmii_txc_clk enet0_lpcg_ipg_clk enet0_lpcg_ipg_s_clk            '   %           I         clock-controller@5b240000            2fsl,imx8qxp-lpcg             [$                      0                                               <                           enet1_lpcg_timer_clk enet1_lpcg_txc_sampling_clk enet1_lpcg_ahb_clk enet1_lpcg_rgmii_txc_clk enet1_lpcg_ipg_clk enet1_lpcg_ipg_s_clk            '   %           I         clock-controller@5b270000            2fsl,imx8qxp-lpcg             ['                                       <            "  usboh3_ahb_clk usboh3_phy_ipg_clk           '   %          I         clock-controller@5b280000            2fsl,imx8qxp-lpcg             [(                        <                         0                                          M  usb3_app_clk usb3_lpm_clk usb3_ipg_clk usb3_core_pclk usb3_phy_clk usb3_aclk            '   %          I         clock-controller@5b290000            2fsl,imx8qxp-lpcg             [)                               	        	                 <                   '  gpmi_bch gpmi_io gpmi_apb gpmi_bch_apb          '   %  	        I         clock-controller@5b290004            2fsl,imx8qxp-lpcg             [)                                   <           apbhdma_hclk            '   %  	        I         dma-controller@5b810000       (   2fsl,imx8qxp-dma-apbh fsl,imx28-dma-apbh          [            0                                                                                    '   %  	        I         nand-controller@5b812000             2fsl,imx8qxp-gpmi-nand            [      [@             Ngpmi-nand bch                                                      Xbch                                          '  gpmi_io gpmi_apb gpmi_bch gpmi_bch_apb          J               Orx-tx           '   %  	             	                 	  5disabled             clock-lsio-bus           2fixed-clock                              lsio_bus_clk            I         bus@5d000000             2simple-bus                                    ]       ]                      pwm@5d000000             2fsl,imx27-pwm            ]              ipg per                                               n6                           ^           5okay            ,default         :         pwm@5d010000             2fsl,imx27-pwm            ]             ipg per                                               n6                           _           5okay            ,default         :         pwm@5d020000             2fsl,imx27-pwm            ]             ipg per                                               n6                           `           5okay            ,default         :         pwm@5d030000             2fsl,imx27-pwm            ]             ipg per                                               n6                           a           5okay            ,default         :         gpio@5d080000            ]                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio        0                                     $           MXM3_279 MXM3_277 MXM3_135 MXM3_203 MXM3_201 MXM3_275 MXM3_110 MXM3_120 MXM3_1/GPIO1 MXM3_3/GPIO2 MXM3_124 MXM3_122 MXM3_5/GPIO3 MXM3_7/GPIO4   MXM3_4 MXM3_211 MXM3_209 MXM3_2 MXM3_136 MXM3_134 MXM3_6 MXM3_8 MXM3_112 MXM3_118 MXM3_114 MXM3_116         I         gpio@5d090000            ]	                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio        @            (            2            ?            H         }      MXM3_286  MXM3_87 MXM3_99 MXM3_138 MXM3_140 MXM3_239  MXM3_281 MXM3_283 MXM3_126 MXM3_132     MXM3_173 MXM3_175 MXM3_123            I      hdmi-ctrl-hog           ,default         :                                   CONNECTOR_IS_HDMI                     gpio@5d0a0000            ]
                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio        0            P            U            h   
               MXM3_198 MXM3_35 MXM3_164     MXM3_217 MXM3_215   MXM3_193 MXM3_194 MXM3_37  MXM3_271 MXM3_273 MXM3_195 MXM3_197 MXM3_177 MXM3_179 MXM3_181 MXM3_183 MXM3_185 MXM3_187           I      pcie-wifi-hog           ,default         :                                   PCIE_WIFI_CLK                     gpio@5d0b0000            ]                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio                    r            u                                                                                                                                   MXM3_191  MXM3_221 MXM3_225 MXM3_223 MXM3_227 MXM3_200 MXM3_235 MXM3_231 MXM3_229 MXM3_233 MXM3_204 MXM3_196  MXM3_202    MXM3_305 MXM3_307 MXM3_309 MXM3_311 MXM3_315 MXM3_317 MXM3_319 MXM3_321 MXM3_15/GPIO7 MXM3_63 MXM3_17/GPIO8 MXM3_12 MXM3_14 MXM3_16           I         gpio@5d0c0000            ]                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio        `                                                                                   MXM3_18 MXM3_11/GPIO5 MXM3_13/GPIO6 MXM3_274 MXM3_84 MXM3_262 MXM3_96      MXM3_190    MXM3_269 MXM3_251 MXM3_253 MXM3_295 MXM3_299 MXM3_301 MXM3_297 MXM3_293 MXM3_291 MXM3_289 MXM3_287           I      pcie-sata-hog           ,default         :                                   PCIE_SATA_CLK                     gpio@5d0d0000            ]                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio                                                                                                                                 MXM3_150 MXM3_160 MXM3_162 MXM3_144 MXM3_146 MXM3_148 MXM3_152 MXM3_156 MXM3_158 MXM3_159 MXM3_184 MXM3_180 MXM3_186 MXM3_188 MXM3_176 MXM3_178           I         gpio@5d0e0000            ]                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio                        
      
            v            MXM3_261 MXM3_263 MXM3_259 MXM3_257 MXM3_255 MXM3_128 MXM3_130 MXM3_265 MXM3_249 MXM3_247 MXM3_245 MXM3_243         gpio@5d0f0000            ]                                                                       '   %            2fsl,imx8qm-gpio fsl,imx35-gpio        spi@5d120000                                       2nxp,imx8qxp-fspi             ]                   Nfspi_base fspi_mmap                \                                      fspi_en fspi            '   %         	  5disabled          mailbox@5d1b0000             ]                                        	  5disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1c0000             ]                                        ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu         I         mailbox@5d1d0000             ]                                        	  5disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1e0000             ]                                        	  5disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1f0000             ]                                        	  5disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d200000             ]                                           '   %         	  5disabled             2fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d210000             ]!                                          '   %         	  5disabled             2fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d280000             ](                                          '   %            2fsl,imx8qm-mu fsl,imx6sx-mu         I   6      clock-controller@5d400000            2fsl,imx8qxp-lpcg             ]@                      4                                                  <                      h  pwm0_lpcg_ipg_clk pwm0_lpcg_ipg_hf_clk pwm0_lpcg_ipg_s_clk pwm0_lpcg_ipg_slv_clk pwm0_lpcg_ipg_mstr_clk         '   %           I         clock-controller@5d410000            2fsl,imx8qxp-lpcg             ]A                      4                                                  <                      h  pwm1_lpcg_ipg_clk pwm1_lpcg_ipg_hf_clk pwm1_lpcg_ipg_s_clk pwm1_lpcg_ipg_slv_clk pwm1_lpcg_ipg_mstr_clk         '   %           I         clock-controller@5d420000            2fsl,imx8qxp-lpcg             ]B                      4                                                  <                      h  pwm2_lpcg_ipg_clk pwm2_lpcg_ipg_hf_clk pwm2_lpcg_ipg_s_clk pwm2_lpcg_ipg_slv_clk pwm2_lpcg_ipg_mstr_clk         '   %           I         clock-controller@5d430000            2fsl,imx8qxp-lpcg             ]C                      4                                                  <                      h  pwm3_lpcg_ipg_clk pwm3_lpcg_ipg_hf_clk pwm3_lpcg_ipg_s_clk pwm3_lpcg_ipg_slv_clk pwm3_lpcg_ipg_mstr_clk         '   %           I         clock-controller@5d440000            2fsl,imx8qxp-lpcg             ]D                      4                                                  <                      h  pwm4_lpcg_ipg_clk pwm4_lpcg_ipg_hf_clk pwm4_lpcg_ipg_s_clk pwm4_lpcg_ipg_slv_clk pwm4_lpcg_ipg_mstr_clk         '   %         clock-controller@5d450000            2fsl,imx8qxp-lpcg             ]E                      4                                                  <                      h  pwm5_lpcg_ipg_clk pwm5_lpcg_ipg_hf_clk pwm5_lpcg_ipg_s_clk pwm5_lpcg_ipg_slv_clk pwm5_lpcg_ipg_mstr_clk         '   %         clock-controller@5d460000            2fsl,imx8qxp-lpcg             ]F                      4                                                  <                      h  pwm6_lpcg_ipg_clk pwm6_lpcg_ipg_hf_clk pwm6_lpcg_ipg_s_clk pwm6_lpcg_ipg_slv_clk pwm6_lpcg_ipg_mstr_clk         '   %         clock-controller@5d470000            2fsl,imx8qxp-lpcg             ]G                      4                                                  <                      h  pwm7_lpcg_ipg_clk pwm7_lpcg_ipg_hf_clk pwm7_lpcg_ipg_s_clk pwm7_lpcg_ipg_slv_clk pwm7_lpcg_ipg_mstr_clk         '   %            chosen          /bus@5a000000/serial@5a070000         backlight            2pwm-backlight           ,default         :                   -   ?   X   w                            '                	  5disabled          gpio-fan          	   2gpio-fan            ,default         :                             4                   regulator-ext-rgmii          2regulator-fixed         '   %          G 2Z        _ 2Z        wVDD_EXT_RGMII (LDO1)       regulator-state-mem                   regulator-module-3v3             2regulator-fixed         G 2Z        _ 2Z        w+V3.3         regulator-module-3v3-avdd            2regulator-fixed         G 2Z        _ 2Z        w+V3.3_AUDIO       regulator-module-wifi            2regulator-fixed         ,default         :                                               wwifi_pwrdn_fake_regulator              d      regulator-pcie-switch            2regulator-fixed         ,default         :                                      G w@        _ w@        wpcie_switch                regulator-usb-host-vbus          2regulator-fixed         ,default         :                                               G LK@        _ LK@        wVCC USBH2(ABCD) / USBH(3|4)       regulator-usb-hsic           2regulator-fixed         G -        _ -        wusb-hsic-dummy        regulator-usb-hsic1          2regulator-fixed         G -        _ -        wusb-phy-dummy           I         reserved-memory                                      decoder-boot@84000000                                           I   [      encoder1-boot@86000000                                           I   ^      encoder2-boot@86200000                                           I   a      m4@88000000                                       rpmsg@90200000                                         vdevbuffer@90400000          2shared-dma-pool              @                        decoder-rpc@92000000                                             I   \      dsp@92400000                 @                        encoder1-rpc@94400000                @       p                   I   _      encoder2-rpc@94b00000                       p                   I   b      linux,cma            2shared-dma-pool                    <                                  <            touchscreen          2toradex,vf50-touchscreen                                       ,idle default            :              Z               &                                 2           G                 P                  Y                 b                	  5disabled          regulator-3v3-mmc            2regulator-fixed         ,default         :                                      k         G 2Z        _ 2Z      	  w3.3V_MMC              '        I         regulator-3v3-sd             2regulator-fixed         ,default         :                                      k         G 2Z        _ 2Z        w3.3V_SD           '        I         regulator-can1           2regulator-fixed         ,default         :                                      w5V_SW_CAN1            '        I         regulator-can2           2regulator-fixed         ,default         :                                      w5V_SW_CAN2            '        I            	interrupt-parent #address-cells #size-cells model compatible mmc0 mmc1 mmc2 serial0 serial1 serial2 serial3 vpu-core0 vpu-core1 vpu-core2 rtc0 rtc1 cpu device_type reg clocks enable-method i-cache-size i-cache-line-size i-cache-sets d-cache-size d-cache-line-size d-cache-sets next-level-cache operating-points-v2 #cooling-cells phandle cache-level cache-unified opp-shared opp-hz opp-microvolt clock-latency-ns opp-suspend #interrupt-cells interrupt-controller interrupts #global-interrupts #iommu-cells mbox-names mboxes #power-domain-cells #clock-cells pinctrl-names pinctrl-0 fsl,pins read-only #thermal-sensor-cells polling-delay-passive polling-delay thermal-sensors temperature hysteresis trip cooling-device clock-frequency clock-output-names ranges clock-names assigned-clocks assigned-clock-rates power-domains status clock-indices dmas dma-names fsl,asrc-rate fsl,asrc-width fsl,asrc-clk-map #dma-cells dma-channels dma-channel-mask dais fsl,dataline #mbox-cells memory-region fsl,channel fsl,num-irqs #pwm-cells cs-gpios connect-gpios initial-mode intn-gpios refclk-frequency reset-gpios shunt-resistor #io-channel-cells fsl,clk-source fsl,scu-index xceiver-supply fsl,usbphy fsl,usbmisc ahb-burst-config tx-burst-size-dword rx-burst-size-dword adp-disable hnp-disable over-current-active-low power-active-high srp-disable #index-cells phy-3p0-supply iommus pinctrl-1 pinctrl-2 bus-width non-removable fsl,tuning-start-tap fsl,tuning-step pinctrl-3 cd-gpios no-1-8-v vmmc-supply fsl,num-tx-queues fsl,num-rx-queues fsl,magic-packet phy-handle phy-mode micrel,led-mode reset-assert-us reset-deassert-us reg-names interrupt-names phys phy-names cdns,on-chip-buff-size #phy-cells gpio-controller #gpio-cells gpio-ranges gpio-line-names gpio-hog line-name output-high stdout-path brightness-levels default-brightness-level enable-gpios gpio-fan,speed-map regulator-max-microvolt regulator-min-microvolt regulator-name regulator-off-in-suspend gpio enable-active-high regulator-always-on regulator-settling-time-us startup-delay-us no-map alloc-ranges linux,cma-default reusable io-channels vf50-ts-min-pressure xp-gpios xm-gpios yp-gpios ym-gpios off-on-delay-us 